Đánh giá bộ phân xử mức ưu tiên cố định và Round Robin trên phần cứng FPGA Spartan 3E

Bài viết Đánh giá bộ phân xử mức ưu tiên cố định và Round Robin trên phần cứng FPGA Spartan 3E tiến hành thiết kế bộ phân xử mức ưu tiên cố định và bộ phân xử Round Robin thực hiện hoạt động phân xử cho bốn Master và một Slave. Hai bộ phân xử sẽ được tổng hợp thiết kế bằng ngôn ngữ mô tả phần cứng Verilog trên phần mềm Xilinx ISE Design Suite 14.7. Thiết kế của hai bộ phân xử sau khi tổng hợp sẽ được kiểm tra và đánh giá bằng các testcase để so sánh về thuật toán và tốc độ phân xử.

Từ khóa: Hệ thống trên chip, Phần mềm Xilinx ISE Design Suite 14.7, Bộ phân xử Round Robin, Tần số xung clock nội, Bộ truyền nhận theo giao thức I2C